ID Artikel: 000084603 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 05/01/2015

Mengapa perangkat lunak Quartus® II tidak dapat secara otomatis menggabungkan antarmuka Transceiver Avalon Memory-Mapped dari CDR/CMU PLL dan saluran TX-only, dari perangkat Intel® Arria® 10?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Perangkat lunak Quartus® II tidak mendukung penggabungan otomatis antarmuka Transceiver Avalon® Memory-Mapped di Intel® Arria® 10 perangkat. Anda mungkin mengalami kesalahan fitter jika desain Anda berisi CDR/CMU PLL dan saluran khusus TX, yang dapat digabungkan dan ditempatkan ke dalam satu saluran transiver. Secara default, CDR/CMU PLL dan saluran khusus TX dipetakan ke dua saluran transiver yang berbeda.

Resolusi

Untuk mengatasi masalah ini, tambahkan tugas berikut ke berkas pengaturan Quartus® II (.qsf):

set_instance_assignment -name XCVR_RECONFIG_GROUP MERGE_TX_CDR_PLL -menjadi "TX_Serial_Pin_Name"
set_instance_assignment -name XCVR_RECONFIG_GROUP MERGE_TX_CDR_PLL -to " <Nama variasi CDR/CMU PLL>|altera_xcvr_cdr_pll_a10:xcvr_cdr_pll_a10_0|twentynm_xcvr_avmm:inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst"

set_instance_assignment -name XCVR_RECONFIG_GROUP MERGE_TX_ CDR_PLL -to " <CDR/CMU PLL variation name>|*"

Produk Terkait

Artikel ini berlaku untuk 3 produk

Intel® Arria® 10 GT FPGA
Intel® Arria® 10 GX FPGA
Intel® Arria® 10 SX SoC FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.