ID Artikel: 000084678 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 20/05/2013

Berapa frekuensi yang didukung untuk scanclk dan mgmt_clk untuk megafungsi Altera_PLL dan Altera_PLL_RECONFIG?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi Frekuensi yang didukung untuk scanclk dan mgmt_clk yang digunakan oleh megafungsi Altera_PLL dan Altera_PLL_RECONFIG didefinisikan oleh fDYCONFIGCLK pada Lembar Data perangkat terkait.

fDYCONFIGCLK adalah Clock Konfigurasi Dinamis.

Artikel terkait

Produk Terkait

Artikel ini berlaku untuk 15 produk

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.