Karena tidak ada file pustaka Verilog terenkripsi, Anda mungkin melihat pesan galat di bawah ini saat menyimulasikan versi VHDL dari fungsi MegaCore® MAC Ethernet 10 Gb yang dihasilkan dalam perangkat lunak Quartus® II versi 13.0 menggunakan ModelSim®. Ini hanya terjadi pada VHDL dan bukan Verilog ketika Anda memiliki lisensi bahasa tunggal dari ModelSim.
# ** Galat: Kegagalan memperoleh lisensi simulasi Verilog. Tidak dapat memeriksa salah satu fitur lisensi ini: msimhdlmix; qhsimvl; atau msimhdlsim# ** Error: (vsim-3039) ./.. AlteraTenGigMac.vhd(4743): Instantiasi 'altera_avalon_st_pipeline_stage' gagal.
Patch tersedia untuk memperbaiki masalah ini di perangkat lunak Quartus® II versi 13.0. Unduh dan instal patch 0.22 dari tautan yang sesuai di bawah ini:
- Unduh patch 0.22 versi 13.0 untuk Windows (.exe)
- Unduh patch 13.0 0.22 untuk Linux (.run)
- Unduh Readme untuk perangkat lunak Quartus II versi 13.0 patch 0.22 (.txt)
Masalah ini akan diperbaiki dalam versi perangkat lunak Quartus® II di masa mendatang.