ID Artikel: 000084805 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 20/05/2013

Variasi CPRI IP Core yang Dikonfigurasi dengan All Mapping Mode Mungkin Tidak Mencapai Penutupan Waktu

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Jika variasi inti IP CPRI Anda dikonfigurasi dengan mode Pemetaan diatur ke Semua, dan rangkaian perangkat target serta laju jalur CPRI diatur ke salah satu kombinasi berikut, Anda dapat mengamati pelanggaran waktu penyiapan di blok CPRI Rx MAP dan blok CPRI Tx MAP.

    Pelanggaran waktu ini telah diamati dalam kombinasi rangkaian perangkat target dan laju jalur CPRI berikut:

    • Perangkat Arria® V pada kecepatan jalur CPRI 4,9152 Gbps
    • Perangkat Arria® V pada kecepatan jalur CPRI 6,144 Gbps
    • Perangkat Stratix® V pada kecepatan jalur CPRI 9,8304 Gbps
    Resolusi

    Untuk menghindari masalah ini, konfigurasikan inti IP CPRI Anda dengan mode pemetaan antarmuka MAP tertentu yang diperlukan desain Anda (Basic, Advanced 1, Advanced 2, atau Advanced 3), bukan pengaturan Semua .

    Namun, lihat Beberapa Variasi Inti IP CPRI yang Dikonfigurasi dengan Mode Pemetaan Tingkat Lanjut 1 Mungkin Tidak Mencapai Penutupan Waktu.

    Masalah ini telah diperbaiki dalam fungsi MegaCore CPRI versi 12.1.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Stratix® V FPGA
    Arria® V FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.