ID Artikel: 000084841 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 21/11/2011

Model Simulasi Salah yang Dibuat untuk Deinterlacer dan Frame Buffer

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Perangkat lunak Quartus II dapat membuat simulasi fungsi yang salah model untuk fungsi Deinterlacer dan Frame Buffer MegaCore.

Masalah ini memengaruhi konfigurasi yang menggunakan clock lain domain untuk antarmuka induk Avalon Memory-Mapped (Avalon-MM).

Model simulasi fungsium IP yang dihasilkan dengan MegaWizard Plug-in dapat diatur ulang dalam kondisi yang salah. Masalah ini juga dapat memengaruhi model simulasi yang dihasilkan dengan SOPC Builder.

Resolusi

Jika memungkinkan, lepaskan sinyal reset untuk antarmuka Avalon-MM port sebelum sinyal reset untuk fungsi MegaCore. Atau ulangi generasi hingga wisaya menghasilkan . vo atau . berkas vho .

Masalah ini akan diperbaiki di versi Video yang akan datang dan Suite Pemrosesan Gambar.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Perangkat yang Dapat Diprogram Intel®

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.