ID Artikel: 000084879 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 07/06/2013

Apakah desain contoh PCIe Arria II GX mempertimbangkan masalah errata pll_locked?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Ya, saat menggunakan file altpcie_serdes_rs.v untuk perangkat Arria® II GX, kode dirancang untuk menahan pernyataan tx_digitalreset serupa dengan pll_locked_soft_logic yang tersedia dari Arria II GX Errata. Tidak perlu logika pengguna tambahan untuk memperhitungkan masalah ini.

Untuk informasi lebih lanjut terkait erratum ini, lihat bagian "Sinyal Status Transmitter PLL Lock (pll_locked) dari Arria II GX Errata Sheet.

Arria II GX Lembar Errata (PDF)

 

Resolusi

 

Produk Terkait

Artikel ini berlaku untuk 1 produk

Arria® II GX FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.