ID Artikel: 000084896 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 26/02/2013

Mengapa saya tidak dapat mengemas daftar pipeline kedua dari sinyal beban ke Blok DSP saat menyimpulkan fungsionalitas mult_accum?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Ketika pelanggan menyimpulkan modul mult_accum, mereka akan menemukan bahwa daftar saluran kedua dari sinyal beban tidak dapat dikemas ke blok DSP.  Hal ini akan memengaruhi hasil analisis waktu.

Resolusi

Untuk mengatasi masalah ini, gunakan ALTMULT_ACCUM MegaCore® untuk menyusun kemasan register.

Produk Terkait

Artikel ini berlaku untuk 2 produk

Arria® V FPGA dan SoC FPGA
Stratix® V GX FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.