ID Artikel: 000084930 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Mengapa resistensi termal untuk persimpangan dengan spesifikasi sekitar berbeda dalam buku panduan Stratix® II, volume 2 bab 10 jika dibandingkan dengan spesifikasi dalam Estimator Daya Awal Stratix II?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi Ketahanan termal untuk persimpangan ke ambien (. JA) Spesifikasi yang ditunjukkan dalam buku panduan Stratix II didasarkan pada properti perangkat saat disimulasikan menggunakan standar board JEDEC yang mendefinisikan properti board seperti stack up dan densitas tembaga. Tje . JA spesifikasi yang ditunjukkan dalam Estimator Daya Awal Stratix II didasarkan pada properti perangkat saat disimulasikan menggunakan board kustom Altera yang menyerupai ukuran umum dan susunan untuk paket perangkat. Model board kustom Altera memiliki properti ini: PCB memiliki tebal 2,5 mm untuk semua kasus.

PaketLapisan SinyalLapisan Daya/GNDDimensi (mm)
F15081212100 x 100
F1020101093 x 93
F7809989 x 89
F6728887 x 87
F4847783 x 83

Catatan untuk tabel:
1. Ketebalan daya lapis tembaga (Cu) 35m, Cu 90%
2. Sinyal lapisan tembaga (Cu) ketebalan 17m, Cu 15%

Produk Terkait

Artikel ini berlaku untuk 1 produk

Stratix® II FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.