ID Artikel: 000084996 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 01/10/2013

Cyclone Panduan Koneksi Pin Rangkaian Perangkat IV: Masalah yang Diketahui

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Masalah 137246: Versi 1.5

Jika koneksi JTAG tidak digunakan, Anda perlu menghubungkan TCK ke GND, TDI dan pin TMS ke VCCA, dan membiarkan TDO tidak terhubung.

Masalah 77849: Versi 1.4

Cyclone perangkat IV E tidak memiliki clock pin CLK0 khusus. Hingga 15 pin clock yang didedikasikan (CLK[15..1]) disediakan.

Masalah 59732: Versi 1.4

DATA0 dan DATA1 dinyatakan sebagai "Drain terbuka dua arah" tetapi ini salah dan akan diperbaiki untuk menyatakan bahwa mereka hanya "Dua arah".

382585 Masalah, Versi 1.4

Catatan 2 tidak mencantumkan semua tegangan VCC_CLKIN yang tersedia untuk bank 3B dan 8B.  Versi 1.4 hanya mencantumkan 2.5V, tetapi 1.2V, 1.5V, 1.8V, 2.5V, 3.0V, dan 3.3V semuanya didukung tegangan untuk VCC_CLKIN pada bank 3B dan 8B.

Masalah 66844, Versi 1.4

Untuk pin CRC_ERROR, Note 24 akan dihapus karena tidak terkait dengan pin CRC_ERROR.

Deskripsi pin juga akan diperbarui untuk mencerminkan bahwa pin CRC_ERROR selalu berupa pin pembuangan terbuka jika digunakan sebagai pin CRC_ERROR dan ini bukan keluaran khusus di mana Anda dapat mengaktifkan pin CRC_ERROR sebagai pembuangan terbuka di tab Deteksi CRC_ERROR kotak dialog Opsi Perangkat dan Pin .

Produk Terkait

Artikel ini berlaku untuk 2 produk

Cyclone® IV E FPGA
Cyclone® IV GX FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.