ID Artikel: 000085012 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 17/10/2011

Perutean di Stratix V mungkin gagal karena kemacetan jika Fitter menempatkan I/Os di lokasi yang sama

Lingkungan

    Intel® Quartus® II Edisi Berlangganan
    I O
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Masalah Kritis

Deskripsi

Perutean mungkin gagal karena kemacetan jika berbeda secara lokal sinyal rute digunakan untuk register input clock dan register output I/Os yang ditempatkan (menurut Pas atau berdasarkan penetapan lokasi pengguna) di lokasi yang sama.

Resolusi

Mempromosikan salah satu sinyal yang gagal untuk menggunakan global atau kuadrant clock network.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Stratix® V FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.