ID Artikel: 000085024 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 17/10/2011

Implementasi megafungsi ALTGX dalam mode Latensi Deterministik dapat menghasilkan pesan peringatan dalam perangkat lunak Quartus II untuk Cyclone IV GX

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Jika Anda menerapkan megafungsi ALTGX dalam Latensi Deterministik mode, perangkat lunak Quartus II dapat menghasilkan pesan yang mirip dengan berikut: Peringatan (10541): Peringatan Deklarasi Sinyal VHDL di c4gx_test.vhd(62): menggunakan nilai bawaan implisit untuk sinyal "pll_reconfig_done" karena sinyal tidak pernah diberikan nilai atau bawaan eksplisit Nilai. Penggunaan nilai bawaan implisit dapat memperkenalkan desain yang tidak diinginkan Optimasi. Peringatan (10036): Peringatan HDL verilog atau VHDL di c4gx_test.vhd(142): objek "wire_receive_pcs0_signaldetect" diberikan nilai tetapi tidak pernah Membaca

    Resolusi

    Anda dapat mengabaikan pesan ini dengan aman.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    FPGA Cyclone® IV

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.