ID Artikel: 000085122 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 05/02/2014

Arria® V GZ dan Stratix® V PCI Express Hard IP tidak menolak permintaan koefisien dengan benar.

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Jika Arria® V GZ atau Stratix® V Hard IP untuk PCI Express® menerima permintaan koefisien ilegal dari mitra tautan selama fase pemerataan 2 atau 3, IP menolaknya. Sesuai spesifikasi, IP harus mengirimkan dua TS1 identik berturut-turut dengan bit penolakan yang ditetapkan dan dengan nilai koefisien yang ditolak.

Hard IP tidak melakukan ini. Sebaliknya, ini mengirimkan TS1 dengan bit penolakan diatur sepanjang waktu, dan nilai koefisien dalam TS1 kedua tidak cocok dengan nilai penolakan.

Masalah ini dapat dilihat pada simulasi dan perangkat keras. Dalam perangkat keras, jika mitra tautan meminta koefisien yang valid sesuai dengan spesifikasi, masalahnya tidak akan diamati.

Resolusi

Sebagai solusinya, pastikan bahwa mitra tautan mengikuti spesifikasi dan meminta koefisien yang valid selama fase pemerataan.

Produk Terkait

Artikel ini berlaku untuk 4 produk

Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Arria® V GZ FPGA

1

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.