ID Artikel: 000085145 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/03/2013

Mengapa clock output hilang dari megafungsi PLL saya ketika saya melakukan regenerasi di perangkat lunak Quartus II 12.0 atau yang lebih baru?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena perubahan dalam versi perangkat lunak Quartus® II 12.0, meregenerasi megafungsi Altera PLL (altera_pll) yang dibuat dalam perangkat lunak Quartus II versi 11.1 SP2 dan sebelumnya dapat mengakibatkan file variasi yang kehilangan beberapa clock output. Hal ini dapat terjadi terlepas dari apakah megafungsi diregenerasi menggunakan GUI Manajer Plug-In MegaWizard™ atau baris perintah qmegawiz. Masalah ini dapat memengaruhi desain apa pun menggunakan megafungsi PLL Altera termasuk penargetan desain Stratix® V, Arria® V, dan perangkat Cyclone® V.

    Misalnya, jika Anda memiliki megafungsi Stratix V Altera PLL yang dihasilkan dalam perangkat lunak Quartus II versi 11.1 SP2, dan Anda mencoba meregenerasi PLL dalam perangkat lunak Quartus II versi 12.0, megafungsi dapat kehilangan pengaturan konfigurasinya dan kembali ke output clock tunggal.

    Parameter megafungsi Altera PLL dalam perangkat lunak Quartus II versi 12.0 berbeda dari parameter di perangkat lunak Quartus II versi 11.1 SP2 dan sebelumnya. Oleh karena itu, megafungsi tidak kompatibel antar versi.

    Resolusi Untuk mengatasi perubahan ini, buat megafungsi baru untuk PLL dalam desain Anda. Perangkat lunak Quartus II versi 12.1 dan yang lebih baru menyertakan peringatan bahwa versi megafungsi Altera PLL sebelumnya tidak lagi kompatibel.

    Produk Terkait

    Artikel ini berlaku untuk 14 produk

    Stratix® V GX FPGA
    Arria® V ST SoC FPGA
    Arria® V SX SoC FPGA
    Arria® V GX FPGA
    Cyclone® V SE SoC FPGA
    Cyclone® V ST SoC FPGA
    Cyclone® V SX SoC FPGA
    Stratix® V GS FPGA
    Cyclone® V GT FPGA
    Stratix® V GT FPGA
    Cyclone® V E FPGA
    Cyclone® V GX FPGA
    Arria® V GT FPGA
    Stratix® V E FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.