Karena masalah dalam perangkat lunak Quartus® II versi 11.1 SP2 dan sebelumnya, derive_pll_clocks
perintah dalam penganalisis waktu TimeQuest dapat menghasilkan clock dengan frekuensi yang salah untuk konfigurasi PLL tertentu. Masalah ini memengaruhi penargetan desain Arria® perangkat V, Cyclone® V, dan Stratix® V.
derive_pll_clocks
Jika perintah digunakan dengan opsi, -create_base_clocks
frekuensi clock input mungkin setengah frekuensi yang benar. Jika clock input telah ditentukan oleh pengguna, clock keluaran PLL mungkin dua kali lipat frekuensi yang benar.
Masalah ini hanya memengaruhi analisis waktu. PLL yang diterapkan pada perangkat memiliki faktor perkalian atau pembagian yang benar.
Jika implementasi PLL Anda memiliki masalah yang dijelaskan, batasi clock PLL Anda secara manual. derive_pll_clocks
Ganti perintah dengan create_clock dan create_generated_clock
perintah.
Masalah ini telah diperbaiki dimulai dengan perangkat lunak Quartus II versi 12.0.