ID Artikel: 000085185 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 08/10/2015

Mengapa transaksi saya melalui fungsi antarmuka axi Arria 10 ringan salah dalam perangkat keras?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi Karena masalah dalam batasan waktu yang dihasilkan otomatis dalam versi perangkat lunak Quartus® II 15.0 pembaruan 2 dan sebelumnya, jalur melalui antarmuka AXI berat ringan Arria® 10 tidak secara benar waktu dianalisis yang dapat menyebabkan masalah fungsional dalam perangkat keras.
Resolusi

Untuk menghindari masalah ini mengomentari penetapan waktu berikut dari berkas *altera_arria10_interface_generator*.sdc.

set_false_path -through [ get_pins -compatibility_mode *fpga_interfaces|hps2fpga_light_weight*aw_ready]
set_false_path -through [ get_pins -compatibility_mode *fpga_interfaces|hps2fpga_light_weight*aw_valid]
set_false_path -through [ get_pins -compatibility_mode *fpga_interfaces|hps2fpga_light_weight*w_ready]
set_false_path -through [ get_pins -compatibility_mode *fpga_interfaces|hps2fpga_light_weight*w_valid]
set_false_path -through [ get_pins -compatibility_mode *fpga_interfaces|hps2fpga_light_weight*ar_ready]
set_false_path -through [ get_pins -compatibility_mode *fpga_interfaces|hps2fpga_light_weight*ar_valid]

Masalah ini dijadwalkan untuk diselesaikan dalam rilis perangkat lunak Quartus II di masa mendatang.

Produk Terkait

Artikel ini berlaku untuk 3 produk

Intel® Arria® 10 SX SoC FPGA
Intel® Arria® 10 GX FPGA
Intel® Arria® 10 GT FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.