ID Artikel: 000085200 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Apakah ada masalah dengan migrasi perangkat di perangkat Cyclone IV saat menerapkan antarmuka SDRAM DDR atau SDRAM DDR2 dengan kontroler berbasis ALTMEMPHY?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Ya, ada masalah dengan migrasi perangkat di perangkat Cyclone® IV saat menerapkan antarmuka SDRAM DDR atau SDRAM DDR2 dengan kontroler berbasis ALTMEMPHY.

Menetapkan pin mem_clk[0] pada grup baris atau kolom pad yang sama karena pin DQ tidak diizinkan di perangkat Cyclone IV. Jika Anda telah mengaktifkan migrasi perangkat, perangkat lunak Quartus® II hanya memeriksa aturan pin-out mengenai antarmuka memori mem_clk penempatan pin untuk perangkat utama dan tidak akan memeriksa perangkat migrasi yang dipilih di perangkat lunak. Jadi Anda mungkin gagal mematuhi aturan ini untuk perangkat migrasi tetapi perangkat lunak Quartus II tidak akan melaporkan hal ini.

Informasi lebih lanjut tentang aturan pin-out ini diberikan dalam Buku Panduan Antarmuka Memori Eksternal Volume 2, Perencanaan Perangkat dan Pin Bagian I (PDF)

Sebagai solusinya, kompilasi desain untuk perangkat utama dan perangkat migrasi untuk memeriksa pemeriksaan aturan pin-out pada kedua perangkat.

Masalah ini ada di perangkat lunak Quartus II versi 10.1SP1 dan sebelumnya. Masalah ini akan diperbaiki pada versi perangkat lunak di masa mendatang.

Produk Terkait

Artikel ini berlaku untuk 3 produk

Cyclone® III FPGA
Cyclone® IV E FPGA
Cyclone® IV GX FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.