ID Artikel: 000085203 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 11/09/2012

Galat: Perangkat lunak Quartus II saat ini tidak mendukung generasi netlist analisis simulasi atau waktu EDA untuk desain Stratix IV dengan blok transiver

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Perangkat lunak Quartus® II versi 8.0 tidak mendukung generasi netlist simulasi EDA untuk Stratix® desain perangkat IV dengan blok transiver.

 

Untuk mencegah galat ini, matikan generasi netlist simulasi EDA seperti berikut:

  1. Pada menu Tugas, pilih Pengaturan.
  2. Di bawah Pengaturan Alat EDA, pilih Simulasi.
  3. Klik Pengaturan Lainnya dan atur Generate netlist untuk simulasi fungsi saja ke Off.

Untuk menyimulasikan desain Anda, gunakan altgx.vhd atau berkas ALTGX.v untuk simulasi fungsional bersama dengan pustaka simulasi Quartus II versi 8.0.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Stratix® IV GX FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.