ID Artikel: 000085217 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 13/08/2012

Bagaimana cara membagikan blok kalibrasi Terminasi Pada Chip tunggal (OCT) dengan pin I/O berbeda yang masing-masing memiliki nilai pemberhentian berbeda dalam perangkat Stratix III atau Stratix IV?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Untuk membagikan blok kalibrasi Terminasi Pada Chip tunggal (OCT) dengan pin I/O yang berbeda yang masing-masing memiliki nilai pemberhentian yang berbeda (50 ohm dan 25 ohm) pada Stratix® PERANGKAT III dan Stratix IV, Anda harus menggunakan megafungsi ALTIOBUF untuk pin I/O yang menggunakan pemberhentian seri 25-Ohm dengan kalibrasi.

Untuk menggunakan blok pemberhentian yang sama untuk 50 ohm dan 25 ohm yang dikalibrasi OCT, pin I/O harus memiliki tegangan VCCIO yang sama.

Dimulai dengan perangkat lunak Quartus II versi 9.0, megafungsi ALTIOBUF memungkinkan Anda untuk memilih "Gunakan kontrol pemberhentian seri shift kiri" yang memungkinkan blok pemberhentian 50 ohm yang dikalibrasi untuk mencapai impedansi output 25 ohm untuk output atau pin dwiarah tersebut.

Sebelum perangkat lunak Quartus II versi 9.0, Anda harus menambahkan parameter WYSIWYG ke instans ALTIOBUF.

Misalnya, asumsikan Anda memerlukan pin input dengan pengakhiran paralel 50-Ohm dengan kalibrasi yang beroperasi sebagai input SSTL 1.8 Class II dan pin output dengan pemberhentian seri 25-Ohm dengan kalibrasi yang beroperasi sebagai output SSTL 1.8 Class II, yang terletak di bank yang sama atau di bank yang berbeda (dengan VCCIO yang sama). Untuk memfasilitasi hal ini, lakukan hal berikut:

  • Menetapkan megafungsi ALTIOBUF dalam mode output antara pin output dan sinyal internal yang mengumpan pin tersebut.
  • Buka berkas ALTIOBUF Verilog atau VHDL yang dihasilkan dan tambahkan defparam (Verilog) atau parameter Generic Map (VHDL) berikut ini
    • obufa_0.shift_series_termination_control = "true", (VERILOG)
    • shift_series_termination_control => "true", (VHDL)
  • Tetapkan OCT Seri 25-Ohm dengan Kalibrasi ke pin keluaran tersebut.
  • Kompilasi desain akan mengakibatkan satu blok kalibrasi digunakan (yaitu satu pasang pin RUP/RDN).
  • Anda perlu menghubungkan pin RUP dan RDN ini ke VCCIO dan GND melalui resistor 50-Ohm. Pemberhentian seri 25 Ohm akan berasal dari pembagian dengan dua fungsi.

Informasi lebih lanjut tentang megafungsi ALTIOBUF dapat ditemukan di Panduan Pengguna Megafungsi Buffer I/O (ALTIOBUF) (PDF).

Produk Terkait

Artikel ini berlaku untuk 4 produk

Stratix® IV GT FPGA
Stratix® III FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.