ID Artikel: 000085220 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Apakah ada lokasi memori yang ditulis dalam DDR3 SDRAM dengan ALTMEMPHY dalam tahap retribusi penulisan kalibrasi?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi Tidak, ipada bagian tingkat penulisan SDRAM DDR3 dengan algoritma kalibrasi ALTMEMPHY, lokasi memori sebenarnya tidak ditulis. ALTMEMPHY menempatkan DIMM ke dalam "write leveling mode" menggunakan register mode. Selama waktu ini, DRAM mendorong pola pelatihan itu sendiri ke pin DQ untuk melakukan leveling tulis, sehingga tidak ada lokasi memori yang benar-benar digunakan selama waktu ini.

Produk Terkait

Artikel ini berlaku untuk 5 produk

Stratix® II FPGA
Stratix® III FPGA
Stratix® IV GT FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.