ID Artikel: 000085376 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 18/06/2012

Pesan Peringatan Ditampilkan Saat Mendorong Logika Pengguna dengan PLL Kustom di Antarmuka Memori Keras

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Masalah ini memengaruhi produk DDR2 dan DDR3.

    Antarmuka memori eksternal yang menargetkan Arria V atau Cyclone V perangkat dan menggunakan kontroler memori keras akan menghasilkan peringatan pesan jika Anda mendorong logika pengguna dengan PLL selain clock AFI.

    Pesan peringatan berikut ditampilkan (saat SingleInterface_mem_if_ddr3_emif_0. adalah nama yang ditentukan pengguna):

    Critical Warning: SingleInterface_mem_if_ddr3_emif_0_p0_pin_map.tcl: Failed to find PLL clock for pins Warning: SingleInterface_mem_if_ddr3_emif_0_p0_pin_map.tcl: Could not find all DRIVER CORE CK pins

    Resolusi

    Solusi untuk masalah ini adalah sebagai berikut:

    1. Buka skrip pemetaan pin di editor teks.
    2. Dalam skrip pemetaan pin, temukan baris berikut:
    if {[get_collection_size [get_registers -nowarn (driver_core_ck_pins)]] > 0} { �

    Ganti baris di atas dengan yang berikut:

    if {[string compare -nocase (driver_core_ck_pins) ""] != 0 && [get_collection_size [get_registers -nowarn (driver_core_ck_pins)]] > 0} {

    • Dalam file SDC, ubah ke pll_driver_core_clock clock yang mendorong logika pengguna.
    • Masalah ini akan diperbaiki di versi mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 2 produk

    Cyclone® V FPGA dan SoC FPGA
    Arria® V FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.