ID Artikel: 000085417 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 31/12/2013

Dapatkah saya menggunakan penugasan INPUT_TERMINATION .qsf untuk menetapkan pengakhiran pada chip (OCT) ke pin Transceiver REFCLK atau Transceiver IO, di perangkat Stratix V, Arria V dan Cyclone V?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Tidak, Anda tidak dapat menggunakan penugasan INPUT_TERMINATION untuk menetapkan pengakhiran pada chip (OCT) untuk mengirim pin pada perangkat Stratix® V, Arria® V, dan Cyclone® V. Sebagai gantinya, Anda harus menggunakan salah satu dari penetapan qsf berikut:

XCVR_GT_IO_PIN_TERMINATION (Stratix pin transceiver V GT IO ony)

XCVR_IO_PIN_TERMINATION (pin transceiver IO)

XCVR_REFCLK_PIN_TERMINATION (pin REFCLK)

Lihat Altera Panduan Pengguna Transceiver PHY IP Core (PDF) untuk informasi lebih lanjut tentang cara menggunakan tugas ini.
Perhatikan bahwa jika Anda menggunakan penugasan INPUT_TERMINATION pada pin transiver, itu akan diabaikan oleh perangkat lunak Quartus® II dan opsi pemberhentian bawaan akan diberikan ke pin ini.

Artikel terkait

Produk Terkait

Artikel ini berlaku untuk 11 produk

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.