ID Artikel: 000085463 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 27/08/2013

Peringatan: Periode clock yang ditentukan untuk clock keluaran PLL <pll clock="" output=""> harus lebih besar dari atau sama dengan <clock period=""> untuk I/O keluaran <pll clock="" output="">.</pll></clock></pll>

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Anda mungkin mendapatkan pesan peringatan ini jika desain Anda menggunakan skema clock lanjutan yang tidak didukung oleh penganalisis waktu klasik. Pesan peringatan dapat terjadi misalnya, jika Anda mengimplementasikan desain Anda dengan megafungsi Ethernet Tiga Kecepatan dan menggunakan Classic Timing Analyzer selama kompilasi.

Untuk menghindari pesan peringatan ini, gunakan TimeQuest Timing Analyzer dalam proses analisis waktu.  Penganalisis Waktu Klasik terakhir kali didukung dalam perangkat lunak Quartus® II versi 10.0.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Cyclone® III FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.