ID Artikel: 000085526 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 11/09/2012

Apakah Stratix® II memiliki batasan kecepatan data pada saluran I/O diferensial kecepatan tinggi untuk paket 1508-pin?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi Sebelumnya ke versi 3.1 dari Stratix® II Handbook volume 2 bab 5 High-Speed Differential I/O Interfaces with DPA pada Perangkat Stratix II menyatakan saluran lebih dari 23 baris jauhnya dari FPLL pusat (tidak termasuk baris clock referensi) tidak dapat beroperasi pada 1 Gbps untuk perangkat yang ditawarkan dalam paket 1508-pin. Namun, Altera® melakukan karakterisasi lebih lanjut dan meningkatkan performa untuk saluran kecepatan lambat hingga lebih dari 1 Gbps (-3,-4)/840 Mbps(-5).

Produk Terkait

Artikel ini berlaku untuk 1 produk

Stratix® II FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.