Mengapa ODT DDR3 gagal dalam simulasi dengan denali?

Dalam DDR3 SDRAM Controller dengan fungsi ALTMEMPHY IP MegaCore® versi 11.0 dan sebelumnya, kegagalan ODT DDR3 dapat terjadi dalam simulasi dengan Denali.

Konfigurasi yang Terpengaruh

Masalah ini memengaruhi konfigurasi DDR3 dengan DIMM tanpa buffer, beberapa DIMM, ODT diaktifkan, dan sejumlah slot yang lebih besar dari 1.

Dampak Desain

Masalah ini dapat mengakibatkan kesalahan simulasi, dan juga dapat mengakibatkan kerusakan data pada perangkat keras.

Status Solusi

Masalah ini diperbaiki di DDR3 SDRAM Controllers dengan fungsi ALTMEMPHY IP MegaCore versi 11.0 SP1.

Ada dua kemungkinan penanganan masalah untuk masalah ini:

Opsi 1: Buka file alt_mem_ddrx_controller_st_top.v dan tambahkan 1 (clk) ke persamaan yang digunakan untuk memperoleh localparams CFG_EXTRA_CTL_CLK_RD_TO_WR_DIFF_CHIP dan CFG_EXTRA_CTL_CLK_WR_TO_RD_DIFF_CHIP.

Opsi 2: Buka file yang dihasilkan _alt_mem_ddrx_controller_top.v dan ubah nilai CFG_READ_ODT_CHIP localparam menjadi 'h0 .