ID Artikel: 000085599 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 14/12/2012

Mengapa perubahan lebar bit koefisien mengubah hasil kompilasi pada perangkat lunak Quartus II?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Ini adalah masalah dalam perangkat lunak Quartus® II saat menggunakan ALTMULT_ACC (MAC) Megacore dengan pre-adder, dan multiplier dengan koefisien. Jika koefisien diatur ke 18 bit, yang sama dengan input, tidak ada sumber daya tambahan yang akan digunakan di luar Blok DSP. Ketika lebar bit koefisien diubah menjadi 16 bit, fitur Chainin tidak digunakan dalam Blok DSP, dan tersirat dalam LEs.

    Resolusi

    Jika Anda khawatir dengan logika tambahan di luar Blok DSP, simpan lebar bit koefisien menjadi 18 bit.

    Masalah ini akan diperbaiki dalam versi perangkat lunak Quartus II di masa mendatang.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Arria® V GX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.