ID Artikel: 000085607 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 01/01/2015

Mengapa sinyal tegangan output tidak monotonik di tepi naik dan turun dari Terminasi On-Chip (OCT) SSTL 50 ohm 1,8V tanpa model IBIS kalibrasi di perangkat Cyclone III?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Ada masalah yang diketahui dengan model IBIS perangkat III Cyclone® akhir di mana sinyal tegangan output tidak monotonik di tepi yang naik dan turun dari Pemberhentian On-Chip (OCT) SSTL 50 1,8V tanpa kalibrasi. Berkas model Cyclone III IBIS yang telah dikoreksi dapat diunduh dari tautan yang diberikan di bawah ini:

CIII_Corrected_IBIS_Model_2.ibs

Model IBIS yang terpengaruh dan terkoreksi tercantum di bawah ini:

- ttl18_cio_r50
- ttl18_cio_r25
- hstl18c1_cio_r50
- hstl18c2_cio_r25
- sstl18c1_cio_r50
- sstl18c2_cio_r25
- dhstl18c1_cio_r50
- dsstl18c1_cio_r50

Produk Terkait

Artikel ini berlaku untuk 1 produk

Cyclone® III FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.