ID Artikel: 000085618 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 27/08/2013

Peringatan Kritis: PLL <pll name=""> inclk clock masukan[0] tidak sepenuhnya dikompensasi karena diberi pin clock jarak jauh <pin location="">.</pin></pll>

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • PLL
  • Jam
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Anda mungkin mendapatkan pesan peringatan penting ini dalam versi perangkat lunak Quartus® II 10.0, 10.0sp1, 10.1, 10.1sp1, dan 11.0 bahkan ketika Anda memberi pin clock input khusus ke PLL di perangkat Arria II GX.

    Lihat tabel 5-6 atau 5-7 dalam Clock Networks dan PLL di Perangkat Arria II (PDF) untuk pin clock input khusus yang akurat ke pemetaan PLL. Jalur masukan ke PLL akan sepenuhnya dikompensasi jika sumber clock yang benar dipilih menurut tabel ini.

    Resolusi

    Pesan peringatan kritis ini telah dihapus dalam perangkat lunak Quartus II versi 11.0sp1.

    Produk Terkait

    Artikel ini berlaku untuk 3 produk

    Arria® FPGA
    FPGA Arria® II
    Arria® II GX FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.