ID Artikel: 000085627 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 09/11/2011

Kesalahan dalam Memulai Instruksi untuk Simulasi Pasca Kompilasi

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Bagian "Compile the Design in the Qsys Design Flow" pada bab "Memulai" dari Stratix V Hard IP untuk Panduan Pengguna PCI Express secara salah menginstruksikan Anda untuk memilih ModelSim untuk Simulasi pada halaman Pengaturan Tol EDA . Langkah ini menyebabkan Quartus II perangkat lunak untuk mencoba membuat netlist simulasi pos; namun, pasca kompilasi generasi netlist tidak didukung.

    Ini hanya kesalahan dokumentasi.

    Resolusi

    Saat membuat proyek Quartus II Anda, jangan pilih simulasi alat pada halaman Pengaturan Alat EDA .

    Ini adalah versi tetap 11.1 dari Stratix V Hard IP untuk Panduan Pengguna PCI Express.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Stratix® V FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.