Jika Anda menggunakan NCSim untuk mensimulasikan megafungsi Altera_PLL, beberapa clock output mungkin macet rendah.
Ada dua solusi untuk masalah ini:
1. Untuk menginterpretasi Altera_PLL, periksa "Aktifkan parameter output fisik" dalam megafungsi, dan atur parameter sesuai untuk mendapatkan clock yang Anda inginkan.
2. Aktifkan SIM_USE_ICD_PLL_RECONFIG_MODEL makro untuk menggunakan model simulasi fisik seperti yang ditunjukkan di bawah ini untuk perangkat Cyclone® V. Anda harus mengedit perintah di bawah ini saat menargetkan perangkat V atau Stratix® V Arria®.
ncvlog -DEFINE SIM_USE_ICD_PLL_RECONFIG_MODEL=TRUE "/eda/sim_lib/cadence/cyclonev_atoms_ncrypt.v" -work cyclonev_ver
Masalah ini telah diperbaiki mulai pada perangkat lunak Quartus® II versi 13.1.