ID Artikel: 000085643 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/11/2012

Mengapa tidak tx_par_err[1] menegaskan dengan paritas paket Tx avalon-st yang buruk pada simulasi saya?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Karena masalah dalam perangkat lunak Intel® Quartus® II versi 12.0sp2 dan sebelumnya, model simulasi PCIe HIP tidak menegaskan tx_par_err[1] dengan keseimbangan yang buruk dari paket Tx avalon-st meskipun tx_par_err[0]ditegaskan dengan keseimbangan dan paket.

    Resolusi

    Masalah ini diperbaiki di perangkat lunak Intel® Quartus® versi 13.1.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Stratix® V GX FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.