ID Artikel: 000085650 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 16/10/2012

Mengapa jumlah pin I/O yang tercantum dalam buku panduan Stratix V, Arria V, dan Cyclone V untuk setiap varian perangkat, berbeda dari nilai I/O pengguna yang disediakan dalam perangkat lunak Quartus II?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Daftar buku panduan Stratix® V, Arria® V, dan Cyclone® V, jumlah total General Purpose I/O (GPIO) yang tersedia untuk varian perangkat tertentu. Nomor ini tidak termasuk jumlah Transceiver I/O yang tersedia.

Namun, perangkat lunak desain Quartus® II mencakup Transceiver I/O bersama dengan GPIO, dalam jumlah total I/O pengguna, untuk setiap varian perangkat.

Rangkaian perangkat ini ditawarkan dalam berbagai konfigurasi dengan jumlah I/O tujuan umum yang sama, tetapi jumlah Transceiver I/O berbeda tergantung pada jumlah Transceiver dalam varian perangkat tersebut. Oleh karena itu, disarankan untuk menggunakan perangkat lunak Quartus II untuk menguraikan jumlah total I/O yang tersedia di perangkat, termasuk Transceiver I/O.

Produk Terkait

Artikel ini berlaku untuk 11 produk

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.