ID Artikel: 000085675 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 28/11/2011

Frekuensi LVDS yang Salah dalam Kompilasi Quartus II untuk Fungsi MegaKore POS-PHY Tingkat 4

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Masalah Kritis

    Deskripsi

    Untuk sebagian besar laju data, frekuensi LVDS, yang Laporan perangkat lunak Quartus II setelah kompilasi dalam Timequest Timing Penganalisis di bawah bagian Clock , salah. Meskipun untuk beberapa kecepatan data (800 Mbps, 1000 Mbps, 1250 Mbps), frekuensi terhitung adalah benar.

    Resolusi

    Untuk mengatasi masalah ini, hanya gunakan 800-Mbps, 1.000-Mbps atau kecepatan data 1.250-Mbps.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Stratix® V FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.