Persyaratan tegangan standar I/O diferensial yang sebenarnya untuk perangkat Stratix® II, Stratix II GX, Arria™ GX, dan HardCopy® II tergantung pada lokasi buffer diferensial yang sebenarnya.
Sebagian besar buffer LVDS terletak di tepi bank I/O. Di sinilah sirkuit SERDES khusus berada dan dapat diakses oleh pin LVDS I/O bank samping. Ini adalah lokasi umum untuk sebagian besar operasi LVDS. Bank-bank ini memerlukan VCCIO 2,5V untuk operasi input dan output LVDS.
Bank 3, 4, 7, dan 8 yang terletak di bagian atas dan bawah perangkat hanya mendukung pengoperasian input untuk LVDS/LVPECL pada buffer input clock khusus. Buffer ini menggunakan VCCINT untuk operasi LVDS/LVPECL dan tidak bergantung pada tegangan VCCIO bank. Bank-bank ini tidak mendukung operasi output LVDS/LVPECL.
Bank 9, 10, 11, dan 12 memerlukan VCCIO 3,3V untuk operasi input dan output LVDS/LVPECL. Operasi output LVDS/LVPECL didukung pada PLL[5,6,11,12]_OUT[0,1] pin. Operasi input atau output LVDS/LVPECL didukung pada pin PLL[5,6,11,12]_FB/OUT2. Ini adalah satu-satunya pin yang dapat dikonfigurasi untuk menjadi input LVDS/LVPECL atau dikonfigurasi untuk menjadi keluaran LVDS/LVPECL.
perangkat Stratix II, Stratix II GX, dan HardCopy II tidak mendukung pin LVDS/LVPECL dwiarah.