ID Artikel: 000085691 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 18/12/2015

Buku Panduan Perangkat V Cyclone®: Masalah yang Diketahui

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

338064 Masalah: Volume 1, Bab 8 Mitigasi SEU untuk Perangkat Cyclone® V, Versi 2015.06.12

Pada halaman 8-9, bagian Waktu menyatakan sebagai berikut:

Pin CRC_ERROR selalu didorong rendah selama perhitungan CRC untuk minimum 32 siklus clock. Ketika terjadi galat, pin didorong tinggi setelah EMR diperbarui atau 32 siklus clock telah dilepas, mana yang terakhir. Oleh karena itu, Anda dapat mulai mengambil konten EMR di tepi pin CRC_ERROR yang meningkat. Pin tetap tinggi hingga bingkai saat ini dibaca dan kemudian didorong rendah lagi untuk minimum 32 siklus clock.

Tetapi ini salah. Seharusnya dinyatakan sebagai berikut:

Pin CRC_ERROR selalu didorong rendah selama perhitungan CRC. Ketika terjadi galat, blok keras EDCRC memerlukan 32 siklus clock untuk memperbarui EMR, pin didorong tinggi setelah EMR diperbarui. Oleh karena itu, Anda dapat mulai mengambil konten EMR di tepi pin CRC_ERROR yang meningkat. Pin tetap tinggi hingga bingkai saat ini dibaca dan kemudian didorong rendah lagi untuk 32 siklus clock.

Gambar 8-6 menyatakan Perhitungan CRC (minimum siklus clock 32), tetapi harus menyatakan Perhitungan CRC (32 siklus clock).

 

132933 Masalah: Volume1 Bab 8, Mitigasi SEU untuk Perangkat Cyclone V, versi 2014.06.30

Tabel 8-3 salah menunjukkan Cyclone E dalam kolom varian. Ini harus menunjukkan Cyclone V E.

 

136679 Masalah: Fitur I/O dalam Perangkat Cyclone V, Versi 2013.06.21

 

Halaman 33 menyatakan resistor pull-up yang lemah tidak didukung pada pin clock khusus.  Ini salah, resistor pull-up yang lemah didukung pada pin clock khusus.

 

138112 Masalah: Lembar Data Perangkat V Cyclone, Versi 1.3 2012.12.28

 

Tabel 5-24 menunjukkan fitur dan pengaturan IOE yang dapat diprogram untuk perangkat Cyclone V. Baris fitur pratekan mengindikasikan penetapan berlaku untuk memungkinkan nilai- 0 (diaktifkan) dan 1 (dinonaktifkan). Sel ini harus diperbarui ke 0(nonaktif) dan 1 (aktifkan).

Masalah 156380: Jaringan Clock dan PLL di Perangkat Cyclone V, Versi 2013.05.06

Ada dua poin untuk persyaratan saat menggunakan switchover clock otomatis, yang pertama salah. Ia mengatakan:

"Kedua input clock harus berjalan."

Tujuan switchover clock otomatis adalah untuk beralih antar-clock jika satu berhenti berjalan. Persyaratan sebenarnya adalah kedua clock harus berjalan ketika FPGA dikonfigurasi. Tembakan harusnya mengatakan:

"Kedua input clock harus berjalan ketika FPGA dikonfigurasi."

140192 Masalah: Fitur I/O dalam Perangkat Cyclone V: Versi 2013.6.21

Tabel 5-10 mengindikasikan sinyal masukan 3,3V tidak didukung ketika VCCIO=2.5V dalam Dukungan I/O MuliVolt. Tabel salah dan VCCIO 2,5V dapat mendukung sinyal input 3.3V.

138311 Masalah: Lembar Data Perangkat V Cyclone: Versi 3.4

Tabel 51 menunjukkan nilai untuk tCO akan maksimal 4us tetapi ini salah, nilai maksimum untuk tCO harus 4ns.

110591 Masalah: Ikhtisar Perangkat V Cyclone: Versi 2012.12.28

Halaman 14, Gambar 7 menunjukkan paket pin M385 tersedia, ini adalah kesalahan ketik dan akan diperbarui ke paket pin M386.

Masalah 98650: Volume 1, Bab 4, Jaringan Clock, dan PLL di Perangkat Cyclone V, Versi 2012.12.28

Buku panduan saat ini menyatakan bahwa mode Umpan Balik Eksternal didukung pada semua PLL V Cyclone, kecuali pada PLL fraksional sudut. Ini salah. Buku panduan harus menyatakan bahwa mode Umpan Balik Eksternal didukung pada semua PLL V Cyclone, kecuali pada PLL fraksional strip.

Masalah 92790: Volume 1, Bab 5, Fitur I/O di Perangkat Cyclone V, Versi 2012.12.28
 
Tabel 5-15: Bank I/O Modular untuk paket Cyclone V E A7 F672 harus memiliki jumlah I/O berikut:
Bank 6A = 48 pin I/O tersedia
Bank 5B = 32 pin I/O tersedia

Masalah 92829: Volume 1, Bab 5, Fitur I/O di Perangkat Cyclone V, Versi 2012.12.28

Tabel 5-23 harus mengindikasikan bahwa Kekuatan Saat Ini 16, 8, 4 mA tersedia untuk standar I/O LVTTL 3,3V.  Hanya 8, 4 mA yang didukung dalam HPS.

Resolusi

Masalah yang Telah Diatasi:

Masalah 67593: Fitur Volume 1, Bab 5, I/O dalam Perangkat Cyclone V, Versi 2.0

Pernyataan yang menyiratkan pin VREF tersedia saat pin I/O pengguna dihapus dalam versi 2012.12.28, pin VREF tidak memiliki fungsi pin I/O pengguna.

Masalah 41653: Konfigurasi, Keamanan Desain, dan Peningkatan Sistem Jarak Jauh di Perangkat Cyclone V, versi 1.1

Skema Konfigurasi untuk Perangkat V Cyclone untuk mode AS (x1, x4) yang diperbarui untuk menunjukkan konfigurasi AS yang hanya mendukung 3.0 dan 3.3V.

Masalah 41653: Dasar-Dasar Antarmuka dan Integrasi Perangkat untuk Perangkat Cyclone V, versi 1.1

Bab ini telah diintegrasikan ke buku panduan perangkat, volume 1.  Konfigurasi seri aktif telah diperbarui untuk menunjukkan dukungan hanya untuk VCCPGM 3.0 dan 3.3V, 1.8V tidak didukung.

Masalah 30381: Fitur Volume 2, Bab 5, I/O dalam Perangkat Cyclone V, Versi 1.1

Tabel 5-3 yang diperbarui untuk menunjukkan standar LVCMOS I/O 3,3-V the hanya mendukung kekuatan 2mA saat ini.

Produk Terkait

Artikel ini berlaku untuk 7 produk

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Cyclone® V GX FPGA
Cyclone® V ST SoC FPGA
Cyclone® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V FPGA dan SoC FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.