Deskripsi
Anda dapat mengonversi VWF menjadi file testbench HDL menggunakan perintah Ekspor (menu File). Pilih Verilog HDL atau VHDL di daftar Simpan sebagai tipe .
File baru akan memiliki ekstensi .vt atau .vht untuk Verilog HDL atau VHDL. Gunakan berkas testbench ini untuk melakukan simulasi waktu fungsi atau gerbang di alat simulasi pihak ketiga.
Untuk informasi tentang simulasi desain Anda di alat simulasi pihak ketiga, lihat bagian Simulasi di Volume 2 Buku Panduan Quartus II, atau dokumentasi untuk alat simulasi Anda.