ID Artikel: 000085764 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 17/03/2021

Dapatkah firmware SDM menyebabkan regulator tegangan eksternal menerapkan tegangan yang salah?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah pada Intel® Quartus® Prime edisi Pro versi 20.1 hingga 20.4, Anda mungkin melihat bahwa voltase ID enabled voltage regulator (VR) menerapkan voltase di luar kondisi operasi yang direkomendasikan perangkat untuk Vcc dan Vccp.

    Masalah ini mungkin terjadi pada kondisi berikut

    • Perangkat ini adalah FPGA 10 Intel® Stratix® dengan SmartVID diaktifkan
    • FPGA menguasai PMBus
      • Mode slave tidak terpengaruh
    • VR menggunakan Direct Mode dengan m, b (nilai non-nol), koefisien R
      • Mode Linear tidak terpengaruh
    • Unit berada dalam Volt
      • Unit dalam Millivolts (mV) tidak terpengaruh
    Resolusi

    Masalah ini telah diperbaiki dimulai dengan perangkat lunak Intel® Quartus® Prime Edisi Pro versi 21.1.

    Untuk mengidentifikasi apakah proyek Anda terpengaruh oleh masalah ini, jalankan skrip ini menggunakan perintah berikut dari direktori proyek Anda

    • quartus_cdb -t check_vr_mode_usage.tcl

    Lihat pembacaan skrip untuk detail lebih lanjutJika proyek Anda terpengaruh mengunduh dan menginstal patch yang relevan

    Unduh dan instal Patch 0.55fw untuk versi 20.1 dari tautan yang sesuai di bawah ini.

    Unduh dan instal Patch 0.52fw untuk versi 20.2 dari tautan yang sesuai di bawah ini.

    Unduh dan instal Patch 0.44w untuk versi 20.3 dari tautan yang sesuai di bawah ini.

    Unduh dan instal Patch 0.15fw untuk versi 20.4 dari tautan yang sesuai di bawah ini.

    Jika masalah tidak diselesaikan setelah patch diinstal, atau untuk bantuan lebih lanjut, kirimkan permintaan di halaman dukungan Intel Saya menunjukkan nomor HSD referensi 14012171603 dan jalur eskalasi "PSG-PG-FPGA!"

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.