ID Artikel: 000085782 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 06/01/2016

Mengapa pengontrol deskriptor DMA Avalon-MM Seri V saya tidak menggunakan alamat dasar baru yang saya program?

Lingkungan

  • Intel® Quartus® II Edisi Berlangganan
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Ketika Anda memperbarui RC Read Status, Descriptor Base, RC Write Status, dan alamat Descriptor Base, kontroler deskriptor tidak akan menggunakan alamat baru sampai semua deskriptor yang ditentukan dalam RD/WR_TABLE_SIZE telah habis.

    Resolusi

    Untuk mengubah alamat Descriptor Base, semua deskriptor yang ditentukan dalam RD/WR_TABLE_SIZE harus telah habis, atau ukuran tabel harus diperbarui.

    Produk Terkait

    Artikel ini berlaku untuk 14 produk

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Stratix® V GX FPGA
    Stratix® V GT FPGA
    Cyclone® V GX FPGA
    Stratix® V GS FPGA
    Arria® V SX SoC FPGA
    Cyclone® V ST SoC FPGA
    Arria® V ST SoC FPGA
    Arria® V GZ FPGA
    Arria® V GX FPGA
    Arria® V GT FPGA
    Stratix® V E FPGA
    Cyclone® V SE SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.