ID Artikel: 000085821 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 26/05/2009

Apakah model pengaturan waktu Stratix® III telah diperbarui sejak perangkat lunak Quartus® II versi 9.0?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Ya, model waktu Stratix® III telah diperbarui dalam perangkat lunak Quartus® II versi 9.0 SP1 untuk mengatasi masalah berikut ini:

Resolusi
  • Menambahkan jalur clock enable ke model pengaturan waktu M9K dan M144K yang hilang di Quartus II versi 9.0 dan sebelumnya.
  • Mengoreksi model pengaturan waktu T4 (DDIO_MUX) untuk menganalisis waktu secara akurat pada jalur output DDIO.
  • Mengoreksi model waktu rantai penundaan leveling tulis untuk menghilangkan kemungkinan kegagalan fungsional perangkat keras dalam desain yang mengimplementasikan antarmuka DDR3 dengan leveling.

Artikel terkait

Produk Terkait

Artikel ini berlaku untuk 1 produk

Stratix® III FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.