ID Artikel: 000085834 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 19/11/2013

Peringatan Kritis: *_p0_pin_map.tcl: Gagal menemukan clock PLL untuk pin *:s0|*:sequencer_scc_mgr_inst|scc_state_curr. STATE_SCC_IDLE

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Anda akan melihat pesan peringatan kritis ini jika Anda mengkompile DDR3 Controller dengan UniPHY dengan tugas berikut. Dalam hal ini, perangkat lunak Quartus® II tidak dapat menemukan pll_config_clock.

EXTRACT_VERILOG_STATE_MACHINES -nama set_global_assignment NONAKTIF

Perangkat lunak Quartus II akan mencari *:s0|*:sequencer_scc_mgr_inst|scc_state_curr. STATE_SCC_IDLE untuk mencari pll_config_clock.

Negara akan hilang jika Anda tidak melarang generasi mesin keadaan. Dengan demikian, perangkat lunak Quartus® II tidak dapat menemukan clock.

Resolusi

Masalah ini telah diperbaiki pada Perangkat Lunak Intel® Quartus® Edisi Prime versi 13.1.

Produk Terkait

Artikel ini berlaku untuk 11 produk

Arria® V GT FPGA
Arria® V GX FPGA
Arria® V SX SoC FPGA
Stratix® V E FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® IV E FPGA
Stratix® IV GX FPGA
Stratix® IV GT FPGA
Arria® V ST SoC FPGA

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.