ID Artikel: 000085963 Jenis Konten: Informasi & Dokumentasi Produk Terakhir Ditinjau: 13/04/2014

Bagaimana cara memprogram rantai penundaan I/O dinamis menggunakan megafungsi ALTIOBUF dalam perangkat Stratix V, Arria V, dan Cyclone V?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Ikuti instruksi ini untuk memprogram rantai penundaan I/O dinamis menggunakan megafungsi ALTIOBUF dalam perangkat Stratix® V, Arria® V, dan Cyclone® V.

Setiap transaksi penundaan yang dapat diprogram IOE memerlukan 40 siklus clock dengan io_config_clkena dinyatakan. LSB harus menjadi bit pertama Anda (io_config_datain[0]) pada awal transaksi Anda. Anda dapat menemukan informasi format bit untuk setiap rangkaian perangkat diPanduan Pengguna Megafungsi ALTDQ_DQS2 (PDF). Gunakan tabel 4-1 untuk perangkat Stratix V, tabel 4-3 untuk perangkat Arria V, dan Cyclone V. Setiap penundaan IOE yang dapat diprogram memiliki lebar 6 bit.  Bit yang disediakan harus diatur ke nol. io_config_update harus ditegaskan setelah siklus clock ke-40 .

Produk Terkait

Artikel ini berlaku untuk 15 produk

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.