ID Artikel: 000086053 Jenis Konten: Pesan Kesalahan Terakhir Ditinjau: 08/10/2013

Kesalahan Internal: Sub-sistem: SIN, File: /quartus/h/sin_micro_tnodes_enum_translator_auto.cpp. Baris: 5985

Lingkungan

    Perangkat Lunak Intel® Quartus® II
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Dalam perangkat lunak Quartus® II versi 13.0sp1, Anda mungkin melihat kesalahan internal ini saat menjalankan PowerPlay Power Analyzer jika saluran penerima transiver menggunakan standar I/O LVPECL LVDS atau Diferensial, menargetkan perangkat Cyclone® V, Arria® V, dan Stratix® V.

Power analyzer salah mengidentifikasi saluran transiver sebagai pin I/O tujuan umum (GPIO), tetapi pin GPIO tidak memiliki data tentang pengaturan penghentian khusus HSSI.

Resolusi

Patch tersedia untuk memperbaikinya untuk perangkat lunak Quartus® II versi 13.0sp1.

Patch ini memungkinkan penganalisis daya untuk mengidentifikasi saluran transiver dengan benar dan mengambil data yang sesuai untuk perhitungannya.

Masalah ini telah diperbaiki di Intel® Quartus® 13.1.

Produk Terkait

Artikel ini berlaku untuk 15 produk

Cyclone® V E FPGA
Stratix® V E FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
Arria® V GT FPGA

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.