ID Artikel: 000086162 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 05/08/2018

Mengapa Intel® Quartus® Prime Software Fitter gagal menemukan clock yang dihasilkan IP saat membaca berkas SDC?

Lingkungan

    Intel® Quartus® Prime Edisi Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Selama keadaan Fitter, Anda mungkin melihat peringatan seperti "Peringatan (332174): Filter yang diabaikan di *.sdc(nomor <line>): <clock> tidak dapat dicocokkan dengan clock.", meskipun clock dihasilkan oleh Intel® FPGA IP.

Ini karena semua berkas dalam proyek diproses sesuai urutan yang tercantum di .qsf.

Jika berkas .sdc tercantum sebelum berkas IP yang menghasilkan clock, maka batasan akan gagal.

Resolusi

Untuk menghindari masalah ini, urutkan kembali berkas dalam Berkas Pengaturan Quartus (.qsf) sehingga berkas .sdc tercantum setelah berkas IP.

Produk Terkait

Artikel ini berlaku untuk 1 produk

Perangkat yang Dapat Diprogram Intel®

1

Perlu bantuan lainnya?

Hubungi dukungan

Pelepasan tanggung jawab

1

Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.