Anda mungkin melihat pesan galat ini ketika berkas board.sys Arria® 10 SX BSP dibuka di Qsys dan Anda memilih opsi "Sync All System Infos" menggunakan perangkat lunak Quartus® Prime versi 17.0
Masalah ini akan diperbaiki dalam versi versi perangkat lunak Quartus® Prime di masa mendatang. Untuk mengatasi masalah ini, kemudian ubah "Address width" dari pipe_stage_alt_pr dan clock_cross_host_alt_pr ke 6. Pindahkan alamat clock_cross_host_alt_pr.s0 ke 0xcf00 atau 0xcf40.
Jika Anda mengkompilasi ulang revisi dasar, maka perubahan alamat ini juga harus tercermin dalam file a10soc/arm32/driver/hw_mmd_constants.h berikut dengan mengubah nilai ACL_PRCONTROLLER_OFFSET menjadi 0xcf40.