ID Artikel: 000086252 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 22/02/2018

Mengapa inti IP LPM_ADD_SUB menghasilkan hasil yang salah?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • Komponen Generik
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah pada Perangkat Lunak Intel® Quartus® Prime Edisi Pro, Anda mungkin mendapatkan hasil yang salah dalam perangkat keras saat menggunakan inti IP LPM_ADD_SUB untuk Intel® Stratix® 10 perangkat. Masalah ini terjadi hanya ketika tahap pipeline yang lebih besar dari 1 digunakan. Simulasi menghasilkan hasil yang benar.

     

    Resolusi

    Untuk mengatasi masalah ini, gunakan tahap pipeline 1 atau 0.

     

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.