ID Artikel: 000086266 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 23/10/2020

Mengapa desain Intel® Stratix® 10 SoC saya kadang-kadang gagal mendeteksi transisi pada hps_cold_nReset?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah pada Lembar Data Perangkat Intel® Stratix® 10, persyaratan lebar denyut nadi pada pin HPS_cold_nReset SDM Intel Stratix 10 FPGA tidak didokumentasikan.

    Resolusi

    Persyaratan lebar pulsa pada pin hps_cold_nReset adalah 3 mdtk.

    Catatan:

    • Tidak perlu mengatur ulang HPS secara dingin jika tujuannya adalah mengonfigurasi ulang perangkat menggunakan sinyal nConfig .  Peristiwa nConfig (konfigurasi ulang) akan menghapus seluruh perangkat (HPS dan FPGA), kemudian mengonfigurasi ulang perangkat dari perangkat boot yang dipilih (pengaturan MSEL).
    •  nConfig tidak boleh diterbitkan ketika HPS mengatur ulang dalam proses. Jika ada pengaturan ulang HPS dalam prosesnya, tunggu hingga HPS direset selesai sebelum mengeluarkan nConfig: Lebih dari 10 mdtk dari waktu reset HPS dipicu.

    Lihat juga: Mengapa perangkat SoC Intel Stratix 10 saya gagal boot atau mengonfigurasi dengan benar, jika saya mengatur ulang HPS saat acara konfigurasi sedang berlangsung?

    Masalah ini telah diperbaiki dimulai dengan Intel® Quartus® Perangkat Lunak Edisi Prime Pro versi 20.3.

    Produk Terkait

    Artikel ini berlaku untuk 3 produk

    Intel® Stratix® 10 SX SoC FPGA
    Intel® Stratix® 10 MX FPGA
    Intel® Stratix® 10 TX FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.