Karena masalah dalam perangkat lunak Quartus® Prime dan Intel® FPGA SDK untuk OpenCL™ versi 14.1 dan yang lebih baru untuk platform Cyclone V SoC, ketika mengintegrasikan modul RTL kustom ke dalam desain OpenCL, kompilasi mungkin gagal dengan platform Cyclone® V SoC hanya untuk kesalahan di bawah ini:-
Compiler Error: Panggilan fungsi tidak dikenal: acl.external.iowr.i1.si32.p4si32
Masalah ini telah diperbaiki dalam perangkat lunak Quartus® Prime dan Intel® FPGA SDK untuk OpenCL™ versi 17.0 untuk platform Cyclone V SoC.
Sebagai solusinya, pengguna dapat membuka file cyclonev_tsm.xml dan menambahkan kode di bawah ini, kode ini juga tersedia di platform Stratix® V.
< dasar jenis="any">
nama
nilai
nilai kapasitas
< dasar jenis="any">
nama
nilai
nilai kapasitas