ID Artikel: 000086298 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 19/02/2019

Mengapa SmartVID ditampilkan sebagai opsi VCCL_HPS untuk Sistem Prosesor Keras Intel® Stratix® IP FPGA 10 pada perangkat Daya Rendah Intel® Stratix® 10 SoC?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena masalah pada Perangkat Lunak Intel® Quartus® Prime Edisi Pro versi 18.1, EDITOR parameter IP GUI salah menunjukkan opsi SmartVID untuk VCCL_HPS pada Sistem Prosesor Keras Intel® Stratix® 10 FPGA IP ->Internal Clocks and Output Clocks ->VCCL_HPS Value. Perangkat Daya Rendah Intel® Stratix® 10 SoC (-L) tidak mendukung SmartVID.

    Resolusi

    Untuk mengatasi masalah ini, pilih 0,9V atau 0,94V di Sistem Prosesor Keras Intel® Stratix® 10 FPGA CLOCK Internal dan Clock Output > opsi Nilai ->VCCL_HPS, saat menggunakan perangkat Daya Rendah Intel® Stratix® 10 SoC.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Intel® Stratix® 10 FPGA dan SoC FPGA

    Perlu bantuan lainnya?

    Hubungi dukungan

    Pelepasan tanggung jawab

    1

    Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.