Alur Rekonfigurasi Parsial (PR) dalam perangkat lunak Quartus® II saat ini tidak mendukung pembuatan wilayah Hierarki LogicLock™ di bawah wilayah yang ditugaskan ke partisi desain PR.
Dapatkah saya menggunakan wilayah Hierarki LogicLock di bawah wilayah yang ditetapkan ke partisi desain Rekonfigurasi Ulang Parsial?
1
Pelepasan tanggung jawab
Semua posting dan penggunaan konten di situs ini tunduk pada Syarat Penggunaan Intel.co.id.
Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.