ID Artikel: 000086396 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 15/03/2019

Mengapa booting HPS dari QSPI akan macet setelah kami mengonfigurasi register reset dingin HPS pada kit dev CV SoC?

Lingkungan

  • Intel® Quartus® Prime Edisi Pro
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Deskripsi

    Karena perangkat flash serial densitas tinggi dan canggih yang dapat beroperasi dalam mode (mode pengalamatan tiga byte/empat byte)lebih mampu dibandingkan konfigurasi umum yang diasumsikan oleh mode alamat tiga byte, Intel® Cyclone® V HPS akan hang saat mengonfigurasi register reset dingin HPS (0xffd05004) melalui perintah UBOOT "mw 0xffd05004 0x00110001" tanpa mengatur ulang flash QSPI ke mode alamat tiga byte. Cetakan UART seperti di bawah ini:

    CPU: Altera SOCFPGA Platform

    BOARD: Altera SOCFPGA Cyclone V Board

    I2C: siap

    DRAM: 1GiB

    MMC: ALTERA DWMMC: 0

    SF: Penundaan pengambilan data baca dikalibrasi menjadi 3 (0-7)

    SF: N25Q512 terdeteksi dengan ukuran halaman 65536, total: 67108864

    Peringatan - CRC buruk, menggunakan lingkungan bawaan

    Dalam: serial

    Keluar: serial

    Err: serial

    Bersih: mii0

    Tekan tombol apa pun untuk menghentikan autoboot: 0

    SOCFPGA_CYCLONE5 #

    SOCFPGA_CYCLONE5 # mw 0xffd05004 0x00110001

    Resolusi

    Anda dapat mengatur QSPI dalam mode alamat tiga byte sebelum mengonfigurasi register reset dingin HPS (0xffd05004) atau mengeluarkan h2f_cold_reset dari pin FPGA untuk mengatur ulang QSPI Flash ke mode alamat tiga byte.

    Produk Terkait

    Artikel ini berlaku untuk 1 produk

    Cyclone® V SX SoC FPGA

    Isi halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten berbahasa Inggris. Konten ini diberikan hanya untuk kenyamanan Anda serta sebagai informasi umum dan tidak bisa dianggap sebagai lengkap atau akurat. Jika terdapat kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris akan didahulukan. Lihat versi bahasa Inggris halaman ini.