ID Artikel: 000086400 Jenis Konten: Pemecahan Masalah Terakhir Ditinjau: 13/08/2012

Haruskah pin nCONFIG ditarik rendah saat mengonfigurasi perangkat Stratix V ES melalui JTAG menggunakan Quartus II Programmer, ketika skema konfigurasi utama perangkat adalah AS, PS atau FPP?

Lingkungan

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Deskripsi

Stratix® perangkat V ES diberdayakan dalam mode aman, yang hanya memungkinkan instruksi JTAG 1149.1 wajib setelah power-on reset (POR). Jika Anda menggunakan fast passive parallel (FPP), passive serial (PS), atau active serial (AS) sebagai skema konfigurasi utama Stratix V ES, Anda tidak akan dapat mengakses port JTAG setelah konfigurasi selesai.

Jika Anda ingin mengonfigurasi perangkat melalui JTAG menggunakan pemrogram Quartus® II, Altera merekomendasikan untuk menarik nCONFIG rendah sebelum perangkat keluar dari POR. Hal ini diperlukan untuk mencegah perangkat mengonfigurasi sementara pemrogram menjalankan instruksi PABRIK melalui antarmuka JTAG. Anda harus menarik nCONFIG tinggi lagi setelah konfigurasi selesai.

Anda harus merujuk pada Konfigurasi, Keamanan Desain, dan Peningkatan Sistem Jarak Jauh di Perangkat Stratix V (PDF) untuk spesifikasi penundaan POR minimum.

Produk Terkait

Artikel ini berlaku untuk 4 produk

Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Stratix® V E FPGA

1

Konten pada halaman ini adalah kombinasi terjemahan manusia dan komputer dari konten asli berbahasa Inggris. Konten ini disediakan untuk kenyamanan Anda dan hanya untuk informasi umum dan tidak boleh dianggap lengkap atau akurat. Jika ada kontradiksi antara versi bahasa Inggris halaman ini dan terjemahannya, versi bahasa Inggris yang akan mengatur dan mengendalikan. Lihat versi bahasa Inggris halaman ini.